信頼性と不良とジレンマ
前のエントリーで「過剰技術と工程削減の難しさ」を書きましたが、
半導体デバイスの信頼性や不良とそのジレンマについて書いておきます。
ちなみに、湯之上さんのセミコンポータルの以下の記事で
https://www.semiconportal.com/archive/blog/insiders/yunogami/post-203.html
筆者は、「歩留まりと信頼性」に関しては素人です。
本稿は、言わば、素人から見た部外者の意見です。
「歩留まりと信頼性」の専門家の御意見を拝聴したいと存じます。
と書いてありますしね。
まず、「技術過信」とか「過剰技術」とか言われて、
おまけに「病気」とも言われてますが
元々は顧客からの不良クレームから始まっております。
私も経験したことがありますが、日本の顧客の場合
まず、不良が出た原因解析を行い正しく報告し
２度と再発しないようにと釘をさされるというか約束を求められます。
顧客からすると当たり前だと思いますが、
その不良解析と対策というのは非常に労力を要します。
不良率は ppm (100万個に対して何個）で算出されますが
どれくらいの値が適当なんでしょうかね・・・
100ppm だと 0.01% と一見低そうではありますが
１万人に１人が不良品に当たってしまう。。。
（100万台売れる商品の場合には100人が不良品を・・・）
ルネサス・テクノロジーのWEBの以下のところに
私自身も非常に勉強になりますし参考となる
「信頼性ハンドブック 」があり、
不良品や信頼性への取り組み分かります。
上記のものを読んでもらえると分かると思いますが、
不良品を出さない努力や信頼性への取り組みが
会社の方針として示され、業務として重要性が高い位置におり
目標も根拠があって設定されているのが理解してもらえるかなと。
「過剰技術」と言われるのは私自身も分かります。
削減可能な「工程」も存在しているのは事実でしょう。
ただ、過去の不良報告などから取り入れられた工程等を
コストの面からだけで削減するのは本当に難しいのですよ。
歩留まりを上げるため「だけ」に入れたれた工程なら
判断は難しくないですが、信頼性面を確保のために
加えられた工程はかなり多いはずです。
正直、ここらへんは再確認を行う時期来てるとは思います。
過去の経緯だからと言って、そのまま考慮無しに
継続してその工程を維持し続けるケースは余りにも多い。
製造装置の性能が不良を起こした当時と比べて進化したから
もう過去の不良は再現しないと「予想」はされたとしても、
限りなく低い確率でも原理的にありえる場合には
対策しておくというか、保険としてそのままにしておくという判断が多いです。
ちなみに、設計側として、回路の機能以外に
以下の項目は対策が必須で、それ以外にも基板実装時の
も考慮しノイズ対策などにも対応します。
ESD（Electrostatic Discharge）対策
「静電破壊」と呼ばれ、一時的にチップに過電圧が加わっても
故障を起こさないための対策で、人体モデル(HBM）
マシンモデル（MM）、デバイス帯電モデル（CDM）があり
JEITA、JEDEC と言った規格で耐圧によりランクも設定されています。
顧客からの納入仕様で耐圧のランクも指定されますが、
マージンがある方が故障確率も下がるので喜ばれますし・・・・
これの最適化は厳しいかな。
ラッチアップ対策
CMOS デバイスは構造上、寄生のNPN、PNP バイポーラトランジスタが
入出力回路部にでき、これが寄生サイリスタを形成します。
（うーん、半導体物性の話に行き過ぎますね。。。）
ノイズが入った場合に電源ラインに過電流が流れ続け、
場合によっては素子破壊が起こってしまう状況をさけるための
対策を行います。
エレクトロマイグレーション対策
半導体チップのレイアウトでは銅やアルミの金属によって
配線が行われますが、金属イオンが移動する現象、つまり
電子の流れる方向にイオンが移動し、陰極側にボイドが発生し
オープン故障になり、陽極側ではヒロックやウィスカが成長し、
最終的にはショート故障に至ります。
これを対策するために、配線幅や配線の形状を工夫し対処します。
（正直、この対策はけっこうしんどい作業です。）
NBTI対策
Negative Bias Temperature Instabilityと呼ばれ、
長時間半導体チップを使用していると、PMOS FET の
閾値電圧が変化してしまいます。
（閾値が変わるとタイミングに影響が出てきます）
これは製品寿命に関係するので、考慮可能かな？
実際、これ以外にも色々製品実装時を考慮するべき点が多く
設計を行う時に「信頼性」の項目に対して疑問を持つ事は
多々あったりするのは事実です。
コスト意識は大事！ ただそれだけが問題では無く
開発の仕方とか多方面からも考えないといけないのが
今の日本の半導体メーカーが置かれている現状だと思います。
